



How low can we go?



To Search & Research





JP2256216A2: MULTILAYER CAPACITOR AND ELECTRONIC PAD STRUCTURE CONTAINING THE CAPACITOR

No Image | View INPADOC only

Country:

JP Japan

Kind:

Inventor(s):

ARNOLD ALLEN J BARIETHER MICHAEL E **CHIANG SHIN-WU** DALAL HORMAZDYAR M

MILLER ROBERT A **MONTEGARI FRANK A** OBERSCHMIDT JAMES M

SHEN DAVID T

Applicant(s):

INTERNATL BUSINESS MACH CORP <IBM>

News, Profiles, Stocks and More about this company

Issued/Filed Dates:

Oct. 17, 1990 / June 19, 1989

Application Number:

JP1989000154815

IPC Class:

H01G 4/12; H01G 4/30;

Priority Number(s):

June 27, 1988 US1988000212361

Abstract:

Purpose: To obtain a capacitor requiring no densely provided tabs in lateral direction by a method wherein a conductive plate part has a tab protruding at least to an edge of the conductive plate part, and thin layers are divided into groups having the same number of tabs on the same position.

Constitution: A multilayer capacitor 10 has a plurality of thin layers and each layer 12 is composed of a conductive plate part 14 and a non-conductive sheet part 16. At least a non-conductive sheet part 18, having no conductive plate part, is provided on each end part of the multilayer capacitor 10, the conductive plate part 14 has at least a tab 20, and the tab 20 is protruded toward a surface end part 32. In this case, the formation of excessively densed paths in lateral direction can be prevented by limiting the maximum number of tabs

20 per conductive part 14. COPYRIGHT: (C)1990,JPO

Family:

MULTILAYER CAPACITOR AND ELECTRONIC PAD STRUCTURE CONTAINING .. Page 2 of 2

Show 28 known tamily members

Other Abstract Info:

DERABS G89-172881

Foreign References:

(No patents reference this one)



Alternative Searches

Patent Number Boolean Text

Advanced Text

Nominate this invention for the Gallery...

Browse

U.S. Class by title

by number

Disclosure Bulletin

Privacy | Legal | Gallery | IP Pages | Advertising | FAQ | Contact Us

19日本国特許庁(JP)

⑩ 特許出願公開

⑩公開特許公報(A) 平2-256216

@Int. Cl. *

識別記号

· 庁内整理番号

❸公開 平成2年(1990)10月17日

H 01 G

3 5 2 3 0 1 Z 7924-5E 7048-5E

審查讚求 有 請求項の数 4 (全11頁)

公発明の名称

多層キャパシタ及び前配キャパシタを含む電子部品構造体

创特 頭 平1-154815

願 平1(1989)6月19日 包出

優先権主張

❷1988年6月27日❷米国(US)到212361

明者

の出類の人

個発

アメリカ合衆国ニユーヨーク州ラグラングヴイレ、アー

ル・アール2アンドリユーズ・ロード、ポックス355番地 アメリカ合衆国ニユーヨーク州ラグラングヴレ、エス・ス

マイケル・エリツク・

ミス・ロード、アール・アール1番地

明 者 パリーザー

アメリカ合衆国10504、ニューヨーク州 アーモンク(番

インターナショナル・

地なし)

ビジネス・マシーン

ズ・コーポレーション

外1名 100代 理 人 弁理士 山本 仁朗

最終頁に続く

ま、多層キャパシタ及び貧配キャパシタを含む電 子部品牌造体

- 2. 特許請求の範頸
- (i) 夫々が導電プレート部と非導電シート部とか 6成る複数の容層を構え、

能記述はプレート部は抜導電プレート部の少な くとも1つのエッジへと突出する少なくとも1つ のタブを有し、

前記符層は同じ数で同じ位置のタブを有するグ ループ毎に分けられ、

前記奪贈は、(a)1つのグループからの薄層と 別のグループからの存置とが交互になり、(b)各 存居の準律プレート部は関接する業階の非準備シ ート部と接触し、(c)各容層のタブは関じエッジ 何に位置して交互に兼しはさまれている存居のタ ブがタブの残を形成するようにし、そして、(d) 瞬接する存用のタブの位置が互いに整うことがな いようにし、

タブの各列を被覆するようにタブの選択された グループに結合する金属のアイランドを備えてい

多層キャパシタ。

(2) 夫々が導電プレート部と非導電シート部とか

前記道電プレート部は鉄道電プレート部の少な くとも1つのエッジへと突出する少なくとも1つ

前記辞暦は同じ数で同じ位置のタブを有する2 つのグループに分けられ、

首記穫層は、(a)1つのグループからの篠港と 別のグループからの尊履とが交互になり、(b)各 存層の準電プレート部は欝接する存層の非導電シ ート部と接触し、(c)各存層のタブは同じエッジ 例に位置して交互に差しはさまれている容履のタ ブガタブの羽を形成するようにし、そして、(d) 隣接する薄層のタブの位置が互いに整うことがな いようにし、

タブの各列を被覆するようにタブの選択された

特開平2-256216 (2)

グループに結合する金属のアイランドを備えている。

多層キャパシタ。

(3) 電子部品にはんだ結合するためのパッドを有するセラミック基板と、前部電子部品としての多層キャパシタと、を借えた電子部品線造体であって、

前記に多層キャパシタは、

夫々が導電プレート部と非導電シート部とから 成る複数の準層を備え、

前記導電プレート部は鉄準電プレート部の少な くとも1つのエッジへと突出する少なくとも1つ のタブを有し、

前記簿層は同じ数で同じ位置のタブを有するグ ループ毎に分けられ、

前記離層は、(a) 1 つのグループからの移層と 別のグループからの薄層とが交互になり、(b) 各 辞層の感覚プレート部は関接する存層の非認覚シート部と接触し、(c) 各容層のタブは同じエッジ 気に位置して交互に差しはさまれている存層のタ

前記述電ブレート部は該導電ブレート部の少な くとも1つのエッジへと突出する少なくとも1つ のタブを有し、

前記簿層は同じ数で同じ位置のタブを有する2 つのグループに分けられ、

前記辞層は、(a) 1 つのグループからの容層と 別のグループからの容層とが交互になり、(b) 各 容層の導電プレート部は發接する容層の非悪電シート部と接触し、(c) 各容層のタブは同じエッジ 例に位置して交互に整しはさまれている容層のタ ブがタブの列を形成するようにし、そして、(d) 開接する容層のタブの位置が互いに整うことがないようにし、

タブの各列を被覆するようにタブの選択された グループに結合する金属のアイランドを備え、

前記キャパシタを前記基板に接続するための付加的金属部であって、前記各アイランドを被張するはんだパッドを有する付加的金属部を備えてお

前記基板のパッドを放記キャパシタのはんだパ

ブがタブの利を形成するようにし、そして、(d) 隣接する幕層のタブの位置が互いに整うことがな いようにし、

タブの各列を被覆するようにタブの選択された グループに結合する金属のアイランドを構え、

前記キャパシタを前記基板に接続するための付加的金属都であって、前記各アイランドを被要するはんだパッドを有する付加的金属部を備えており、

前記基板のパッドを前記キャパシタのはんだパッドに接触させることにより前記基板に前記キャパシタが結合されている。

電子部品構造体。

(4) 電子部品にはんだ結合するためのパッドを有するセラミック基板と、前記電子部品としての多層キャパシタと、を借えた電子部品構造体であって、

前記に多層キャパシタは、

夫々が悲電プレート部と非導電シート部とから 成る複数の薄層を備え、

ッドに接触させることにより前記基板に前配キャ パシタが結合されている、

電子部品構造件.

3. 発明の詳細な説明

A. 産業上の利用分野[・]

本発明は、共通の面で終了する複数のキャパシ タ・プレートを有する多層セラミック・キャパシ タに係り、更に詳しくは、使用可能範囲が広くて 製造も容易な多層キャパンタに関する。

B. 從來技術

データ処理装置の設計において常に目的とされることは、動作速度が大きく、物理的寸法が小さく、製造コストが低いということである。

集積目的技術の発展は、こうした目的を資足させて来た。スイッチング速度をより大きくしようとして、回路設計者達は、信号級にノイズを使入させないで半導体チップに電力を供給する電源を 横切る低いインピーダンス・パスを与える減結合 キャパシタを用いて来た。ノイズが侵入されると、 計算機能の誤りの原因となる。このような減結合

8

特閒平2-256216 (3)

キャパシタはディスリートであり、即ち、チップから分離されている。しかしながら、集積回路の 利点を享受しようとするために、回路役計者等は、 小さな寸法で大きな容量を有し、速度が大きく (広谷性が良く)、低インダクタンスで、低抵抗 で、製造コストの低いディスクリート・キャパシ タを求めて来た。

このようなでいるものとして今日としてからな要求に応えるを置せっているのかを置せっているのでは、このキャインの成っている。このと、アレー体的のでは、アレー体ののでは、アレーなのでは、では、アレーないがある。このでは、では、アレーないが、では、アレーないが、では、アレーないが、アンガーンが、アンガーのでは、アンガーのでは、アンガーのでは、アンガーのでは、アンガーのでは、アンガーのでは、アンガーのでは、アンガーのでは、アンガーのでは、アンガーのでは、アンガーのでは、アンガーのでは、アンガーのでは、アンガーを表し、アンガー

されている。チップへの最終的な接続は、便宜上、表面マウンティング方法、あるいは、より好ましくは、ソルダー・ボールを用いるフリップ・チップ・マウンティング方法により行なわれてもよい。この方法については、例えば、米国特許第4349862号に記載されている。この方法に代えて、米国特許第4430690号に記載されているような、ソルダー・ボールのアレイを用いる方法が用いられてもよい。

多層セラミック・キャパシタについては、例えば、米国特許第3398326号及び同節4580537号にも記載され、これらにおいては、短格パーあるいは電極は各列の全てのタブに接続されている。

これらの多層セラミック・キャパシタに共通する特徴は、各プレートは唯1つの電圧に割り当てられ、各タブ列もまた唯1つの電圧に割り当てられていることである。例えば、IBM Technical Disclosure Bullitin、 (TDB)、vol. 26、 **& 12、5月1984年 (pp.6595-659**

7)においては、4つの異なる電圧間を被結合することが望まれる。各プレートは唯1つの電圧に割り当てられ、各タブ列は唯1つの電圧に割り出てられ、各タブ列は唯1つの電圧に割り出ている。機方向にで配置を設けて配置された11個のタブが必要になる。IBN 10B、Vol.26、M9、2月1984年(p.4489)及び四、Vol.26、M1984年(p.532)にはこの組のキャパシタにつながる機方の向は、タブルテンスの共通側壁がある。である。他方の側壁は試験等のためのものである。

米国特许第4419714号には、タブと知義
パーとの位置ずれを修正する方法が示されている。
この方法はキャパシタ表面に課を設けてタブを位置合わせしたり、各タブの位置ずれした部分を無
くしたりする。 岡米国特許は横方向の密集した経
路自体を無くす方法を示してはいない。 また、この米国特許の方法は、1つのプレートは1つの電圧

に割り当てられ、各タブ列もまた1つの電圧に割り当てられているものと考えられる。

C. 発明が解決しようとする問題点

本発明の目的は、タブを検方向に密集して設け る必要のないキャパシタを提供することである。

他の目的は、複数の割り当て電圧を採用可能に して各タブ項が2以上の電圧に割り当てられるようなキャパシタを提供することである。

更に他の目的は、高速、低コスト、小型のキャ パシタを提供することである。

更に他の目的は、低インダクタンス、低抵抗、 大容量のキャパシタを提供することである。

D、問題点を解決するための手段

本発明の1つの構成は、

夫々が導電プレート部と非導電シート部とから 成る複数の薄層を備え、

前記事電プレート部は該導電プレート部の少な くとも1つのエッジへと突出する少なくとも1つ のタブを有し、

前記簿層は隣じ数で同じ位置のタブを有するグ

特開平2-256216 (4)

ループ毎に分けられ、

前記簿層は、(a) 1 つのグループからの尊層と別のグループからの尊層とが交互になり、(b) 各体層の導電プレート都は隣接する尊層の非導電シート部と接触し、(c) 各尊層のタブは同じエッジ側に位置して交互に差しはさまれている容層のタブがタブの列を形成するようにし、そして、(d) 関接する容層のタブの位置が互いに整うことがないようにし、

タブの各列を被覆するようにタブの選択された。 グループに結合する金属のアイランドを借えている。

多層キャパシタである。

のタブを有し、

本発明の別の構成は、

夫々が運電プレート部と非導電シート部とから 成る複数の薄層を備え、

前記導電プレート部は抜導電プレート部の少な くとも1つのエッジへと突出する少なくとも1つ のタブを有し、

前記移居は同じ数で同じ位置のタブを有する2

館記導電プレート部は該導電プレート部の少な

くとも1つのエッジへと突出する少なくとも1つ

ッドに接触させることにより前記茶板に前記キャ

前記簿層は同じ数で同じ位置のタブを有するグ ループ毎に分けられ、

前記様想は、(a) 1 つのグループからの容層と 別のグループからの容層とが交互になり、(b) 各 容層の導電プレート部は隣接する容層の非導電シート部と接触し、(c) 各容層のタブは同じエッジ 側に位置して交互に差しはさまれている容層のタ ブがタブの列を形成するようにし、そして、(d) 隣接する容層のタブの位置が互いに装うことがないようにし、

タブの各列を被覆するようにタブの選択された グループに結合する金属のアイランドを備え、

前記キャパシタを前記基板に接続するための付加的金属部であって、前記各アイランドを被覆するはんだパッドを有する付加的金属部を備えてお

前記基板のパッドを前記キャパシタのはんだパ

つのグループに分けられ、

幹記簿層は、(a) 1 つのグループからの容層と 別のグループからの容層とが交互になり、(b) 各 存層の運覚プレート部は隣接する薄層の非運電シート部と接触し、(c) 各導層のタブは関じエッジ 側に位置して交互に差しはさまれている薄層のタ ブがタブの列を形成するようにし、そして、(d) 隣接する寝層のタブの位置が互いに競うことがないようにし、

タブの各列を被覆するようにタブの選択された グループに結合する金属のアイランドを偉えてい ス

多層キャパシタである。

本発明の更に別の構成は、

電子部品にはんだ結合するためのパッドを有す るセラミック基板と、前記電子部品としての多層 キャパシタと、を備えた電子部品構造体であって、

放記多層キャパシタは、

夫々が導電プレート部と非導電シート部とから 成る複数の容易を増え、

ッドに接触させることにより削配表板に削加するパシタが結合されている、

世子部品標造体である。

本発明の更に別の構成は、

電子部品にはんだ結合するためのパッドを有す るセラミック基板と、前記電子部品としての多層 キャパシタと、を借えた電子部品構造体であって、 前記多層キャパシタは、

夫々が導電プレート部と非導電シート部とから 成る複数の容易を備え、

前記導電プレート部は鉄導電プレート部の少な くとも1つのエッジへと突出する少なくとも1つ のタブを有し、

前記等層は同じ数で阿じ位置のタブを有する 2 つのグループに分けられ、

前記存居は、(a) 1 つのグループからの存居と 別のグループからの存居とが交互になり、(b) 各 存居の導電プレート部は関接する存居の非導電シ ート部と接触し、(c) 各存居のタブは同じエッジ 側に位置して交互に接しはさまれている存居のタ

特開平2-256216 (5)

ブがタブの列を形成するようにし、そして、(d) 隣接する存居のタブの位置が互いに整うことがな いようにし、

タブの各列を被覆するようにタブの選択された グループに結合する金属のアイランドを借え、

前記キャパシタを前記基礎に接続するための付加的会異都であって、前記各アイランドを被覆するはんだパッドを有する付加的会異都を借えており、

前記基板のパッドを前記キャパシタのはんだパッドに接触させることにより前記基板に前記キャパシタが結合されている。

電子部品構造体である。

E. 宴旅例

第1から4図には本発明に係る多層キャパシタの一変施例が示されている。図中、多層キャパシタ10は複数の容層に(第3図)を有し、各容層12は溶電プレート部14と非磁電シート部16とから成っている。多層キャパシタ10の各場部においては、準電プレート部を有さないような少

なくとも1つの非事性シート部18が設けられている。 勿論、複数の非事性シート部18が設けられていてもよい。事性プレート部14は少なくとも1つのタブ20を有し、タブ20は表面偏部32へと突出している。本発明の重要な特徴は、準電プレート部14当りのタブ20の最大の数が制限されることにより横方向の過剰に密集した経路が固建されるようになっている事である。 得用には異なるグループに分けられる。 同じグ

韓居 2 2 及び 2 8 を比較すると、非導電シート部上における準電プレート部が互いに異なっていることが分かる。第 3 図には 2 つのグループしか示されないが、 3 つ以上のグループがあってもよい。 異なるグループの数は種々のタブの過剰な機方向 密集を避けるために制限される。 第 3 図には、全ての準電プレート部が 2 つのタブを有する例が示されているが、タブの数は 2 つに限られず、少なくとも 1 つあればよい。

多層キャパシタ10は金属(メタルジー)のアイランド34を有し、この金属アイランド34は各列のタブ20の選択的グループに結合してアイランド34がタブの各列の1つの部分をカバーするようになっている。アイランド34が好ましい(第1回を配)の各アイランド34は関リのアイランド34と関リる。タブ列の1つの全体が一緒合されることが至まれる。タブ列の全な構造も本発明に含まれる。

第2 図には第1 図の実施例の変形型が示されている。第1 図の実施例では、同一若しくはよりの実施例では、ロッカープが金属のアイランドにより結合されているが、第2 図の実施例では、タブいびループが部分的に組み合わされ、柔軟性におがいているが、より多くのプレートとの接続でははけられるようになっている。第2 図の実施例により、アイランド 3 4 の大きさ使って接続されるタ

14

特開平2-256216 (6)

ブの数がシステムに適するように変えられることが示されている。第1因の実施例は、低インダクタンスである点で好ましい。この低インダクタンスは、各アイランドを出入りする縦方向の電流が隣りのアイランドとの間で方向を変える事に因り 生じる。

従来は各タブ列は1つの電圧にしか割り当てられなかったが、タブの選択されたグループに沿った金属アイランド34の夫々は、どのような特別のあるいは所定の電額レベルにも割り当てられるようになった。

何えば、第1図に示されるように、16個の異なるアイランド34があったとする。多層キャパシタ10についての余裕度(冗長性)を設けっているの常度プレート部14が2つのタブを持っているので、第1図の多層キャパシタ10は8つの異なる電源レベルに割り当てられ得る。これれる、タブを横方向に衝集されないのであれば、タブを横方向に衝集されないのであれば、タブを横方向に衝集されないのであれば、タブを横方向に衝集されないのであれば、タブを横方向に衝集される。

もできる。 四様に、第2回においては、12個の異なるア イランドが設けられている。 余裕度が求められる のであれば、第2回の多層キャパシタ10が6つ

道レベルに多層キャパシタ10を割り当てること

のであれば、第2図の多層キャパシタ10が6つの異なる電源レベルに割り当てられてもよい。 余 裕度が不要なら、機方向の密集を生じさせることなく、12の異なる電源レベルに割り当てること

従来のキャパシタが唯1つの特別な応用にしか 用いられ得なかったのに対し、本発明のキャパシ タは多くの応用に適用し得る。

もう1つの利点は概述のようにインダクタンスが低いことであり、本発明によれば、通常、100ピコ・ヘンリーよりも低いインダクタンスである。

冗長性を特定せるために1つの稼用について少なくとも2つのタブを有することが好ましい。 1 つの薄層についてのタブの最大数は設計的事柄、 製造技術、及びキャパシタの大きさによってのみ

制限される。ここでは、タブが2つの例を示して いるが、他の数であってもよい。

多層キャパシタ10は図中36で表わされる付加的金属部を更に有し、この付加的金属部36は 図示しない基板へキャパシタ10をつなぐために 各アイランド34の上に設けられている。第4図 において、付加的金属部36はボール制限金属部 38とはんだポール部40とから成っている。

第9回には付加的金属部36の別の例が示されている。図中、各はんだパッド42は各アイランド34を被っている(第9図には1つの付加的金属部36しか示されないが、実際は複数設けられている。)。

各アイランド34を形成する金属(メタルジー)は複数の材料から成るものでもよい。例えば、クロム層(700A)、刷層(4300A)、及びクロム層(200A)の順の積層体でもよい。のののでもよい。第一層(1500A)、のののののでは、クロム層(700A)、のののののでは、クロム層(700A)であることの公路(1600A)、が好きしい。必要では、クロム層(4300A)、が好きしい。必要であれば、アイランドとボール制限を具体をといるので、との共権では、クロム層との接着でもよい。この共権ではクロム層と網層との接着でもよい。この共権ではクロム層と網層との接着である。

特丽平2-256216 (7)

据5回には別の実施例が示されている。キャパシタ110は第1回から第4回のキャパシタ10と両様に、導電プレート部と非導電シート部とを有する複数の幕層を備え、タブ20と金属のアイランド34を備えている。しかし、キャパシタ110は、更に、少なくとも1つのタブ43を有し、このタブ43は単電プレート第114の各々の対応のタブ43は更に金属のアイランド46は反対側タブ43と選択的に結合している。

Ñ

等以持持時以解析的時間與其以所**的**的時間,這一個

三の はなる 古典語の場合の関係を対して

第6回には第5回のキャパシタ110の変形例が示されている。第6回のキャパシタ120も少なくとも1つのタブ43を有し、タブ43は事電プレート部122の各々の反対側線部45に向って突出している。しかし、キャパシタ120は、は電ブレート部122の各線部32、45が少なくとも1つのタブを有し、これらのタブが線部32にも1つのとが線像関係を有するように、構成されている。即ち、タブ43は

に過ぎない。こうして、キャパシタ110、120を付加的金属部36を用いて基板上に設置してもよく、一旦設置してから、付加的金属部48を 試験用にしてもよい。

付加的金属部はクロム層(1600A)、網層(4300A)及び金層(1000A)の積層であってもよい。クロム層と制層との間で共権積が行なわれてもよい。付加的金属部48を設けずにアイランド46を直接に用いて試験を行ってもよい。

関接する認電プレート部14の間の非導電シート部16の厚さは均一であることが好ましい。 但し、各アイランド34の間では非導電シート部 50は厚くなっている方が良い。これは容層グループ間に付加的な非導電シート(複数板)を介持させることによって実行してもよい。このようにする事の目的は、隣接アイランド間を確実に絶縁する事である(第7回参順)。

第7回において、アイランドの称50は互い違いになっている。タブ列と直交する方向に沿って

タブ20の無像である。金属のアイランドについては、キャパシタ110の対向する側のアイランド34、46はタブの選択された頻像を結ぶ。

第5図か第6図の実施例かの選択は製造上及び 組み立ての観点から、先ず、決められる。

キャパシタ110、120もまた、各アイランド34の上に付加的金属部36を有していてもよい。例えば、キャパシタ110、120は、第1 図から第4図に関連して述べたように、ボール制限金属部及びはんだボールから成るものであってもよい。両側に設けられた付加的金属部36にかからず、基板(図示せず)への接触部あるによからず、基板(図示せず)への接触部ある。第5人の方式を表してもよい。変わってもは、キャパシタ110、120の方式を表してだけキャパシタ110、120の方式を表してだけキャパシタを基板についたのの方式を表していたの方式を表していてがある。第5人の方式を表していてが、カーバンタを基板についてだけ、キャパシタ110、120の反対例の付加的金属部48はキャパシタの散動用プローブの配置用の単なるパックの散動用プローブの配置用の単なるパッド

キャパシタの表面を適みながら、アイランドは最 後 (婚) のタブに接触した後に終了している。隣 接列のアイランドは異なる点で終了しており、こ うして互い違いの構造になる。こうして、各列の アイランド間の分離量が最大になるように、アイ ランドにより最大数のタブが結合される。

第8図には更に別の実施列が示されている。このキャパシタ210では、各導電プレートは分離された独立のセグメント52、54に分けられる。セグメントの数は2つでなくてもよい。各セグメントは同形でも異形でもよい。各セグメントは同形でも異形でもよい。各セグメントは同形でも異形でもよい。各世グスとも1つのタブを有している。第8図において、各準電ブレート部52、54はエッジ56上に2つのタブを有している。少なくとも2つのタブを有する事が冗長性を特たせる上で必要あるいは好ましい。

冗長性を持たせる必要がないのであれば、 導電 プレート当り唯1つのタブを有するものでもよい。 導電プレートの反対側のエッジ58に更に別のタ ブが取けられてもよい。各連電プレートを2つか

18

特別平2-256216 (8)

それ以上のでは、 タイ 8 での機がは、 タイ 8 での機がは、 とであるただがは、 とであるただがは、 とであるただがは、 とであれたが、 ないのでは、 というがは、 というがは、 というがは、 というがは、 というがは、 というがは、 というがは、 というがは、 というがない。 ないが、 というが、 とい

第10回には更に別の実施例が示されている。 図中、多層キャパシタ10はセラミック基板60 に接続されて電子部品が構成されている。多層キャパシタ10は第1回~第4回の構成に限らない。 セラミック基板60は表面上にパッド62を有し、パッド62は多層キャパシタ10の如き電子部品をポンディングさせるためのものである。多層キャパシタはタブの選択されたグループに結合する

本発明の多層キャパシタを、既述のように全面 的アイランド塩子やはんだポールにより、多層セ ラミック基板と結合させてもよい。キャパシタを ワイヤ・ポンディングにより基板表面にマウント してもよい。キャパシタはプリント図路ボードの ようなポリマーあるいは有機材美板に結合しても よい。

P、発明の効果

以上のように本発明によれば、2以上の電弧レベルにつなぐことが可能でありながら、タブが根 方向に密集することがなく、高速、低インダクタ ンス、低低抗なキャパシタを提供できる。 金属のアイランド34を有し、更に、各アイランド34上に付加的金属部36を有し、付加的金属部36は、この実施例では、はんだパッド42を有し、パッド42はアイランド34を被覆している。付加的金属部36、即ち、はんだパッド42は第9回のものと同じである。はんだパッド42を使かすことにより多にはんだパッド42を散かすことにより多層キャパシタ10と基板60とを結合する。

従来は、基板60上の各パッド62が基板の単一のピアに接続されたが、本発明では、基板60とキャパシタ10との間の広い接触面積のために、はんだパッド62は少なくとも2つのピア64及び66に接続され得る。 複数のピアが各パッドに結合され得ると、基板の配線に余裕度が増し、電子部品の全体の動作も良くなる。

そのような全面的アイランド娘子は基板のアイ ランドと直接結合し、複雑な相互配線の抵抗を低 減させる。接続がはんだポールを通じて行なわれ るときも抵抗は低減される。

4、図面の簡単な説明

第1図は本発明に係る多層キャパシタの一実施 例の斜視図、

第2団は彼の実施例の斜視図。

第3回は第1四の実施例の分解斜視図、

第4図は第1図の実施例の側面図、

第5回及び第6回は互いに異なる前記以外の実 施例の側面図

第7回は第1の実施例の拡大平面図.

第8週は前記以外の実施例の側面図、


第9回は前記以外の実施例の部分的斜視図、


第10回は本発明に係る電子部品構造体の一実 監例の部分的正面関である。

10、110、120、210……多層ギャパ


14…事電プレート部、16…非導電シー ト部、20、30、31……タブ。


特開平2-256216 (9)








待開平2-256216 (10)














特閒平2-256216 (11)

第1貝の続き	•	
伊州帝 明者	シン・ウ・シーング	アメリカ合衆国ニユーヨーク州ホープウエル・ジヤンクシ
	•	ョン、アンソニイー・コート 4番地
7 9発 明 者	ホーマーズヤー・ミノ	アメリカ合衆国ニユーヨーク州ワツピンガーズ・フオール
	ーチヤー・ダーレル	ズ、アンハースト・レーン37番地
⑦光光 明者	ロバート・アンダーソ	アメリカ合衆国ニユーヨーク州ワールデン、ベリイー・ロ
	ン・ミラー	ード432エー番地
包発明 者	フランク・アルフレツ	アメリカ合衆国ニユーヨーク州ワツピンガーズ・フオール
	ド・モンテガリ	ズ、ヴアン・ポーヒイズ・テラス(番地なし)
伊 発明 者	ジエームズ・マイケ	アメリカ合衆国ニユーヨーク州スタンフオードヴィレ、ウ
	ル・オーバーチミツズ	エンドオーパー・ロード、ポツクス347エイチ、アール・
		アール1番地
個発明 者	デヴイド・テイング-	アメリカ合衆国ニユーヨーク州ポキプシイー、ポリノ・ド
	ミング・シエン	ライプ17番地